

유한 상태 기계 용 다중 오류 감내 시스템

*Jiwoon Park, Soyeon Choi, Yerin Shin, and Hoyoung Yoo

Department of Electronic Eng., Chungnam National University, Korea

E-mail: hyyoo@cnu.ac.kr

유한 상태 기계 (Finite State Machine; FSM) 는 개발자가 유한한 개수의 상태를 정의하고 상태 사이의 전이를 제어하여 기기 전체의 동작을 제어하는데 사용한다. 유한 상태 기계는 기기의 동작을 결정하기 때문에 다른 회로에 비해 중요도가 높고 오류에 민감하다. 만약 유한 상태 기계 (FSM)에 오류를 야기하는 SEU (Single Error Upsets) 가 발생하면, 이로 인해 원하지 않는 동작이 발생할 수 있다. 따라서 결함 감내 시스템을 적용한 유한 상태 기계 (Fault-Tolerant FSM) 가 제안되었다 [1]. 결함 감내 시스템은 주로 단일 오류 감지, 단일 오류 정정을 수행하며, 높은 신뢰도를 요구하는 시스템은 다중 오류에 대한 제어를 필요로 한다.


삼중 중복 기법 (Triple Modular Redundancy; TMR) [2]은 디지털 회로에서 오류에 민감한 모듈을 삼중화하여 병렬적으로 동작 시킨 후, 다수결 회로를 통해 최종 출력이 결정되는 기법이다. 일반적으로 조합회로보다 순차회로에서의 오류발생확률이 우세하기 때문에 상태 레지스터를 삼중화한 구성을 가진다. 다수결 회로는 출력된 현재 상태의 각 비트에 대하여 단일 오류 정정이 가능하다. 하지만 TMR [2]은 다중 오류가 발생하였을 경우에 다수결 결과가 잘못되어 예기치 못한 상태로 동작 될 수 있다는 한계점이 존재한다. 이를 극복하기 위하여 상태 레지스터를 N 번 다중화하는 NMR [3] 이 제안 되었으며, 다중화의 크기에 따라 다중 오류를 정정할 수 있다.

시스템을 제어하기 위해 구성된 유한한 개수의 상태는 각 상태마다 수행되는 동작에 따라 중요도가 다르며, 중요도에 따라 결함 감내 시스템을 다르게 적용하면 시스템의 신뢰도를 향상시킬 수 있다. 제안하는 시스템은 상태의 중요도에 따라 상태 레지스터를 통과하는 반복 횟수를 다르게 적용하여 다중 오류를 감지하고, 시스템의 오동작을 방지한다. 그림 1 은 제안하는 결함 감내 유한 상태 기계의 구성을 나타낸다. 기존의 유한 상태 기계에서 상태의 중요도와 오류를 감지해주는 결정 회로를 새로 추가되었다. 먼저, 차기 상태 결정 회로 (Next State Function) 의 결과로 출력된 다음 상태의 중요도가 결정회로에서 판단된다. 중요하지 않은 상태라면 출력된 다음 상태를 출력 회로로 보내지만, 중요한 상태라면 N 번 반복 수행하는 동안 재 생성되는 다음 상태와 비교하기 위하여 비교 레지스터에 저장한다. 그리고 이전 상태가 상태 레지스터를 통과해 다음 상태가 결정되는 과정을 재 수행하고, 이를 비교 레지스터에 저장된 상태와 비교한다. 만약 비교 레지스터의 값과 재 생성된 다음 상태를 비교한 결과가 다르다면, 즉시 초기 상태로 돌려 시스템을 초기화 시키고, 그렇지 않다면 위의 과정을 미리 결정한 횟수 N 번 만큼 반복한다. N 번에 도달할 때까지 오류가 감지되지 않으면 중요상태를 출력하여 기기를 동작시킨다.

그림 2 는 제안하는 시스템과 NMR 의 하드웨어 면적을 비교한 결과이며, 유한 상태 기계 (FSM) 의

상태 개수를 64 개로 가정하고, 180nm CMOS 공정을 이용하여 200MHz 로 합성하였다. 제안하는 시스템은 NMR [2] 에서 다중화의 크기 5, 7 인 경우 하드웨어 크기가 NMR [3] 보다 1.65, 2.15 배 작기 때문에 동일한 수의 다중 오류감지를 하는 경우에는 제안하는 시스템을 사용하는 것이 유리하다.

본 논문에서는 유한 상태 기계 (FSM)의 신뢰도를 향상시키는 결함 감내 유한 상태 기계를 제안하였다. 제안하는 시스템을 적용하면 높은 신뢰도를 요구하는 시스템에서 NMR[3] 에 비해 적은 면적으로 다중 오류를 감지하여 안정적인 동작을 하는 시스템을 구현할 수 있다.



제안하는 결함 감내 유한 상태 기계 구성도

Determinator 내부 구성도

그림 1. 제안하는 결함 감내 유한 상태 기계(FSM)의 구성도




그림 2. 하드웨어 면적 비교

Acknowledgments 이 성과는 한국연구재단의 지원 (2017R1C1B5015962) 의 지원을 받아 수행된 연구임. EDA 툴은 IDEC의 지원을 받음.

References

- [1] G. Burke and S. Taft, "Fault tolerant state machines," in *Proceedings of the Military and Aerospace Programmable Logic Devices Workshop (MAPLD'04)*. Jet Propulsion Laboratory, Pasadena, CA.2004.
- [2] P. Balasubramanian, and D. L. Maskell, " A distributed minority and majority voting based redundancy scheme," *Microelectronics Reliability* 55.9-10 (2015): 1373-1378
- [3] S. Radhakrishnan, T. Nirraj, S. Ashwin, V. Elamaram, and R. K. Karn, "Fault Tolerant Carry Save Adders – A NMT Configuration Approach," in *Proceedings of 2018 International Conference on Control, Power, Communication and Computing Technologies (ICCPCT)* (pp.210-215). IEEE, 2018